アメリカのサンタクララで開催されるInternational Symposium on Quality Electronic Design (ISQED’2015)に本研究室より2件の論文が採択されました．採択された論文は次です．

• Energy Reduction by Built-in Body Biasing with Single Supply Voltage Operation

  by Norihiro Kamae,  A.K.M. Mahfuzul Islam,  Akira Tsuchiya,  Tohru Ishihara,  and Hidetoshi Onodera
  

• An Energy-Efficient On-Chip Memory Structure for Variability-Aware Near-Threshold Operation by Jun Shiomi,  Tohru Ishihara,  and Hidetoshi Onodera

1件目の論文はLow Powerのセッション(Session 3A)に，2件目の論文はMemory Designのセッション(Session 1A)に発表されます．

IEEE Asian Solid-State Circuits Conference (A-SSCC’2014)が台湾の高雄市で開催されました．A-SSCCは回路系の国際会議の中でトップ学会であるISSCC (Internation Solid-State Circuits Conference )の次を並ぶトップクラスの会議であり，実チップにおける評価結果のない論文は基本的に通らない学会です．従って，ここで論文を通すには，検証した内容を元にテストチップを試作し，その評価結果を論文中に載せる必要があります．このような厳しい状況の中でも，小野寺研究室から過去数年 ，論文が採択されており，研究室の高いレベルを示す指標ともなっています．

今年も，去年に続けて本研究室より2件の発表を行いました．発表タイトルは次のとおりです．

• Wide-Supply-Range All-digital Leakage Variation Sensor for On-chip Process and Temperature Monitoring by A.K.M. Mahfuzul Islam, Jun Shiomi, Tohru Ishihara, and Hidetoshi Onodera
• A Body Bias Generator with Wide Supply-Range Down to Threshold Voltage for Within-Die Variability Compensation by Norihiro Kamae, A.K.M. Mahfuzul Islam, Akira Tsuchiya, and Hidetoshi Onodera

1件目の発表はPDのMahfuzulが，2件目の発表はD3の釡江が行いました．どちらの発表も，集積回路の低電力化に必須である低電源電圧動作の実現を支える技術を紹介しました．1件目は，回路の信頼性を低下させる要因であるトランジスタ特性のばらつきと温度の変化をオンチップで小型のセンサ回路でモニタする方式を提案しました．2件目は，特性ばらつきを製造後に補償するための1つの方法として基板バイアスの適応方法について発表し，幅広い電源電圧で動作可能な基板バイアス生成回路の構成を提案しました．

第7回のIEEE/ACM Workshop on Variability Modeling and Characterization(VMC’2014)がアメリカのサンノゼで開催されました．VMCはICCAD(International Conference on Computer Aided Design)というCAD系の一流学会と併設開催されるワークショップです．本ワークショップの企画化は，研究室の小野寺先生が中心となって活躍されており，研究室のメンバーが毎年発表しています．今回は，研究室より2件の発表があり，ワークショップの中でも大活躍となりました．1件はオーラルセッションにて，もう1件はポスターセッションにて発表しました．オーラルセッションの発表はPDのMahfuzulが，ポスター発表はM1の塩見が行いました．それぞれの発表タイトルは次のとおりです．

• Area-efficient Sensors for On-chip Monitoring of Process, Leakage and Temperature Variation by A.K.M. Mahfuzul Islam, and Hidetoshi Onodera.
• A Lognormal Timing Model and Design Guidelines for Near-Threshold Circuits by Jun Shiomi, Tohru Ishihara, and Hidetoshi Onodera.

ポスター発表には，3分の口頭発表もあり，塩見が見事に研究内容を短い時間でアピールしました．その後のポスターセッションは，人数が少ない中でも盛り上がり，深い議論となりました．

オーラルセッションにおける発表は，本研究室にて開発したオンチップモニタ回路について発表をしました．単一の回路を用いて面積効率良くトランジスタの特性パラメータをモニタする回路方式を中心に発表し，高い評価を得ることができました．

2人の研究の今後の発展が楽しみです．

ポスターの前にM1の塩見

研究内容をアピールするM1の塩見

モニタ回路の動作を説明するPDのMahfuzul

ワークショップのアジェンダを紹介する小野寺先生